EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER 55163868 PUBLICATION DATE 20-12-80 APPLICATION DATE 08-06-79 APPLICATION NUMBER 54071117 APPLICANT FUJITSU LTD. INVENTOR SUGIURA RIKIO; œ INT.CL HJ1L 23:48 LEAD FRAME AND SEMICONDUCTOR TITLE DEVICE USING THE SAME

ABSTRACT

PURPOSE: To enhance the strength of an external connector in a lead frame of a resin-molded semiconductor device and increase the density of a chip connector by forming thin chip carrying base of the lead frame and thin lead terminal formed therearound and thick external connecting lead terminal

CONSTITUTION: A guide hole 5 is perforated at a metallic plate, and thiri and thick portions A and B are formed by pressing. Then, a chip carrying base 2 and a lead terminal β are formed on the lead frame 1 by stamping. The semiconductor chip is carried on a chip carrying base 2, wire bonded to the lead terminal 3, and clamped from both front and rear surfaces of the molding frame, resin is filled to seal the semiconductor device.

COPYRIGHT: (C)1980,JPO&Japio

(1) 日本国特許庁 JP

郵特許出願公開

② 公開特許公報、A

昭55-163868

\$1Int. Cl.³ H 01 L 23:48 識別記号

庁内整理番号 7357-5F 磁公開 昭和55年、1980 112月20日

発明の数 2 審査請求 未請求

(全 4 頁)

護 34リ-	- K J	フレー	- ムおよびこれを用いた半導体装	參発	朗	者	富士通株式会社内 山内修 川崎市中原区上小田中1015番地
21/特		願	5354—71117				富士通株式会社内
砂出		願	昭54(1979) 6月8日	②発	明	老	杉浦力夫
砂発	明	者	青木強				川崎市中原区上小田中1015番地
			川崎市中原区上小田中1015番地				富士通株式会社内
			富士通株式会社内	THE	願	人	富士通株式会社
22発	明	者	窪田昭弘				川崎市中原区上小田中1015番地
			川崎市中原区上小田中1015番地	砂代	理	人	弁理士 青木朗 外3名

明 經 電

・ 発明の名称

リードフレームおよびこれを用いた

半導体装置

2 券許請求の範囲

1. 樹脂對止型半導体装置のチップ搭載ベース およびリード端子を形成するためのリードフレー 本において、樹脂對止部内に位置すべきチップ搭 載ベースおよびその展題のリード端子のチップ接 純リード部を形成するための専肉部およびリード 焼子の外部締続リード部を形成するための庫内部 を有することを軽額とすることを発

2. 樹脂制止型半導体装置において、樹脂制止 部内のチップ搭数ペースおよびその周囲のリード 第子のチップ接続リード部の肉厚が樹脂制止部外 便に賃出したリード端子の外部接続リード部の肉 厚より薄いことを軽数とする半導体をディングで、

3 祭明の詳細な説明

古女明行御職報小変甲導体装置およびとたを刑

一ある

樹脂對止型半導体装置を形成するためのリード フレームは半導体業子であるチップを接合するチ ップ搭載ペース(ステージ)かよびその周囲の多 数のリード端子(外部接続端子)により構成され、 多数の半導体装置を連続的に製造するために通常 1枚のリードフレーム内に多数のチップ搭載ペー スおよびその周囲のリード体子群が連続して配列 される。近年、半導体装置の機能の増大に併ない リード端子数が増加しさらに発置の小型化の要求 により半導体装置のデップ搭載ペース般囲近機の 1 ード海子のチップ接続 1 ード部を停止て高密度 に形成しなければならない。 ビンヌ樽の打抜き加 正によりリードフレームのチャブ搭載ペースおよ びリード微子を切断形成する場合、打抜き可能を 最小間隔は、通常、材料の桁限の10~L2 倍であ る。従って、高密度のリード塩子をリードフレー ムに打抜き加工するにはリードフロームの板厚を 非常に覆くしまけれげさらかい しゃしゃがく

2. 学加入 5.字册题

####555-163858 (2

ルーホール等に挿入され半導体装置自体を支持するため、ある程度以上の強度を有していなければならない。使って、リードフレームの板厚を輝くすると必要な強度が待られなくなるという問題が生ずる。

本発明は上記の点に鑑みなされたものであって、パッケージ本体外側に露出するリード端子の外部を続りった部の低度を所定値与上に保らかつパッケージ本体内部のリード端子のチップ接続リード部を裏密度に制成できるようなリードフレームの提供を目的とする。このため本契明で係るリードフレームはチップ搭載ペースおよびその顧酬のリード電子のサップを続りった部を形成するための庫内部およびリード離子の外部接続リード部を形成するための庫内部を有している。

以下、図面に帯いて本発明の実施例について説 駅する。

第1図は本見明に係るリードフレームの一実施 例の配分平面図である。リードフレーム1はチップ搭載ペース2 およびその周囲の多数のリード連

(ق)

ムを用いた半導体装置の製造過程の一例を順番に 説明する。まず、リードフレーム1の無材となる。 金属板丁にガイド孔5を穿設する(a図)。次に ブレス加工により金属板上の表裏からブレス型枠 でクランプし薄肉部Aをよび厚肉部Bを形成する。 とのとき金属板 1′の薄肉部 4の両側から金属製材 6 が押出される(b 屬)。次にこの押出された金 **馬雲材 6 を切断する (c 図)。 続いて過常の打抜** き工程に従ってとの金属板!を用いてリードフレ ーム」を打抜き加工する(dB)。次にリードブ レーム1のサップ搭断ベース上に半導体電子を搭 戦し各じっと端子とウイヤボンディングした後、 なの部分をキールド製料により表裏からクランプ し樹脂を住入して樹脂製止してバッケー 2本体 ギ を形成する(*図)。さらに通常の切断工程、マ ーキング工程、仕上げ工程等を経て半導体装置が 完成する。このようにして製造した半導体装置の 断距図を集り図れ示す。チャブ搭戦ペース2上に デップ 7 が接合されてイヤ 8 を介してチップ接続

子うを打抜き形成したものである。リード選子すはチャブ搭載ペース2の近傍周囲のチャブ接続リード記3a および点類で示した樹脂料止記りの外部接続リード記3b により構成される。リードフレーム1 の外枠には移動用のサイド孔5が設けられる。このリードフレーム1 は第10回に示すように構み形入れよび原内部5 たんかり、環内部4 は側断射止犯り内に位置すべきチャーを載べてス2 およびその周囲のリード次子3 のチャ部 B ペリード第子3 の外部接続リード部3 b を形成する明分である。

以上のようを構成のリードフレーエ」は各リード電子3のチップ接続リード部3aが厚肉部A内で形成されるため多数のリード漢子を高密度に打造さ加工できたものである。また、樹脂對止部リの外側のリード漢子3の外部最続リード部3bは厚肉部B内で形成されるため充分大きな強度を有している。

20 次に第3区に差いて本発明に係るリードフレー

以上のような半導体装置は根脂割止前4円のリード院子のチップ接続リード部3mの内厚が薄く、樹脂割止部4の外側のリード端子の外部接続リード部3bの内厚が厚いためリード端子を樹脂割止5 部内に高密度に収容でき従って多数のリード端子を有する半導体装置を小型化することができ、しかもその強度は充分強く保つことができる。

10

15

15 そとで本発明においては、気り窓に示される症 く、リードフレームの、チャブ搭配ペースでの問 圏に配置されるリード強子のチャで接続リード部 34の相互間を補助でレーム11にて機格状に連続 したものとして形成することも排象する。たたま

持續8255-163858(3)

10

部3x は変形し難く相互の関係は保持される。したがって、半導体繁子から導出されたリード節の、 数チップ接続リード部への接続は容易に行なうことができる。補助フレーム11は、前記リード線 の接続が終了した後、切断除去される。

↓ 図面の簡単な説明

第1 図は本発明に係るリードフレームの一実施 例の部分平面図、第2 図は第1 図のエーエ断形図、 第3 図は本発明に係るリードフレームの形成過程 を観察に示す部分平面図、第4 図は本発明に係る 半導体パッケージの断向図、第5 図は本発明に係る もリードフレームの他の実施例を示す部分平面図 である。

- 1 ……リードフレーム
- 2……チップ搭載ペース
- 3リード傑子:
- うま……チップ接続リード部
- 3b……外部接続リード部
- 4 ……樹脂對止部
- A.….·薄 肉 部

.. (7)

B……車 肉 部。

5

卷 阵 出 嚴 人

富士通快式会社

#理士 西 - 66 和 - 之

弁理士 山 ロ 昭 之

.

€}


15

20

. .

第1区

¥r 2 ⊃r



第 5 図